NITTA

Инструмент для проектирования CGRA-процессоров жёсткого реального времени

Мы создаем инструментарий для генерации и программирования специализированных не фон – Неймановских процессоров, предназначенных для циклического исполнения алгоритмов управления и обработки сигналов/данных. Они строятся на оригинальной архитектуре NITTA (Not Instruction Transport Triggered Architecture). Это позволяет:

обеспечить высокую скорость и уровень параллелизма для нерегулярных алгоритмов (где не используют GPU) и жесткое реальное время (с точностью до такта);
сделать процессор реконфигурируемым под разные прикладные области;
предоставить язык высокого уровня для прикладных разработчиков и быструю компиляцию.

Построенные при помощи нашего инструмента вычислители могут использоваться для:

разработки встроенных и киберфизических систем;
программно-аппаратного тестирования и быстрого прототипирования (HIL и PIL);
разработки программируемых ускорителей и сопроцессоров.

В настоящий момент перед проектом стоят следующие цели:

разработка аппаратного ускорителя для системной динамики и его интеграция в облачную платформу наших друзей из sdCloud project.

Знакомство с проектом можно начать с чтения последних публикацией по проекту и просмотра выступлений:

Участие в проекте можно начать с простых задач, к примеру (после открытия исходного кода здесь будет ссылка на GitHub с реальными тикетами):

Обновление зависимостей пользовательского интерфейса (Yarn, Typescript, React).
Добавление ключа TARGET_PATH к интерфейсу командной строки (Haskell).
Исправление небольших ошибок.

После погружения в проект можно подключиться к решению более сложных задач:

Применение машинного обучения для синтеза специализированных вычислителей (Python, Haskell, ML).
Поддержка более сложной организации аппаратуры с несколькими сетями внутри процессора (Verilog, Haskell).
Автоматизация тестирования процесса синтеза при помощи свойств-ориентированного тестирования (Haskell, Verilog).
Автоматизация тестирования веб интерфейсов (Typescript, React).
Разработка пользовательских интефейсов для отладки и профилирования программного и аппаратногообеспечения специализированных вычислителей (Typescript, React).
Разработка системы управления для интеграции процессоров в информационные системы (Rust, Verilog, Haskell).
Реализация поддержки арифметики с плавающей точки для специализированных вычислителей (Haskell, Verilog)

Для участия в проекте вам необходимо связаться со мной: https://t.me/aleksandr_penskoi или aleksandr.penskoi@gmail.com.

Дипломы связанные с проектом:

Разработка и исследование архитектурных стилей проектирования уровневой организации Встроенных систем. Пенской А.В. 2016, autoref
Разработка системы управления аппаратным вычислителем, Оспенников Л.В., бак., 2018, text, slides
Механизмы ввода-вывода реконфигурируемой вычислительной платформы реального времени, Емельянов Д.В., маг., 2019, text
Автоматизация построения моделей вычислительных блоков для системы проектирования специализированных вычислителей, Ницер К.А., бак., 2019, text
Разработка высокоскоростного интерфейса аппаратного ускорителя для системной динамики, Чижиков И.В., маг., 2020, text
Оптимизация синтеза в САПР специализированных вычислителей с помощью машинного обучения, Бураков И.А., бак., 2021, text
Верификация системы автоматического проектирования специализированных процессоров, Костючик А.Г., маг., 2021, text
Разработка механизмов синтеза в системе автоматического проектирования специализированных вычислителей, Прохоров Д.А., бак., 2021, text
Инструментальные средства крупногранулярных реконфигурируемых вычислителей для системной динамики, Гогиян А.Г., маг., 2022, text
Механизмы автоматизированного синтеза микроархитектуры крупногранулярных реконфигурируемых вычислителей, Закусило В.А., маг., 2022, text
Совершенствование метода синтеза на основе машинного обучения в САПР специализированных вычислителей, Бураков И.А., маг., 2023, text

Обновлено 11 ноября 2026